Unibus - Unibus
Unibus | |
År opprettet | 1969 |
---|---|
Laget av | Digital Equipment Corporation |
Bredde i biter | 18 adresse, 16 data |
Stil | Parallell |
Den Unibus var den tidligste av flere databussen og bakplan design brukes med PDP-11 og tidlig VAX systemer produsert av Digital Equipment Corporation (DEC) i Maynard , Massachusetts . Unibus ble utviklet rundt 1969 av Gordon Bell og studenten Harold McFarland mens han var ved Carnegie Mellon University .
Navnet refererer til bussens enhetlige natur; Unibus ble brukt både som en systembuss som tillot den sentrale behandlingsenheten å kommunisere med hovedminnet , så vel som en perifer buss , slik at eksterne enheter kunne sende og motta data. Å forene disse tidligere separate bussene tillot eksterne enheter å enkelt utføre direkte minnetilgang (DMA) og gjorde konstruksjonen av enhetsdrivere enklere ettersom kontroll og datautveksling ble håndtert gjennom minnekartet I/O .
Unibus var fysisk stor, noe som førte til introduksjonen av Q-buss , som multiplexerte noen signaler for å redusere tellerne. Høyere ytelse PDP -systemer brukte Fastbus, i hovedsak to Unibusses i ett. Systemet ble senere erstattet av Massbus , en dedikert I/O-buss introdusert på VAX og PDP-11-er av sen modell.
Tekniske spesifikasjoner
Unibus består av 72 signaler, vanligvis koblet via to 36-veis kantkontakter på hvert kretskort . Når man ikke teller kraft- og bakkelinjene, blir det vanligvis referert til som en 56-linjers buss. Det kan eksistere i et bakplan eller på en kabel. Opptil 20 noder (enheter) kan kobles til et enkelt Unibus -segment; flere segmenter kan kobles til via en bussreparator .
Bussen er fullstendig asynkron , og tillater en blanding av raske og langsomme enheter. Det tillater overlapping av voldgift (valg av neste bussmester ) mens den nåværende bussmasteren fremdeles utfører dataoverføringer. De 18 adresselinjene tillater adressering av maksimalt 256 KB . Vanligvis er de øverste 8 KB reservert for registre for minnekartede I/O- enheter som brukes i PDP-11-arkitekturen.
Designet minimerer bevisst mengden redundant logikk som kreves i systemet. For eksempel inneholder et system alltid flere slaveenheter enn masterenheter, så det meste av den komplekse logikken som kreves for å implementere asynkrone dataoverføringer, blir tvunget inn i de relativt få masterenhetene. For avbrudd trenger bare interrupt-fielding-prosessoren å inneholde den komplekse timinglogikken. Resultatet er at de fleste I/O -kontrollere kan implementeres med enkel logikk, og det meste av den kritiske logikken er implementert som en tilpasset MSI IC .
Pinout
Nummer | Navn | Type | Beskrivelse |
---|---|---|---|
18 | A00-A17 | 1 | Adresselinjer |
16 | D00-D15 | 1 | Datalinjer |
4 | BR4-BR7 | 1 | Buss (avbryt) Forespørsler med prioritet 4 (lavest) til 7 (høyest) |
4 | BG4-BG7 | 2 | Buss (Avbryt) Bevilger prioriteringer 4 (lavest) til 7 (høyest) |
1 | NPR | 1 | Forespørsel om ikke -prosessor (DMA) |
1 | NPG | 2 | Tilskudd fra ikke -prosessor (DMA) |
1 | MSYNC | 1 | Master Sync |
1 | SSYNC | 1 | Slave Sync |
1 | BBSY | 1 | Bus Opptatt |
1 | SEKK | 1 | Valg Bekreft |
1 | I DET | 1 | Buss Init |
1 | INTR | 1 | Avbryt forespørsel |
1 | PA | 1 | Paritetskontroll |
1 | PB | 1 | Paritetskontroll |
2 | C0-C1 | 1 | Kontrolllinjer |
1 | ACLO | 3 | AC Lav |
1 | DCLO | 3 | DC Lav |
2 | +5v | - | Power Lines (ikke regnet som en del av 56) |
14 | Gnd | - | Ground Lines (ikke regnet som en del av 56) |
Type 1-linjer er en vanlig multi-sender kablet-ELLER- buss med opptrekkmotstander i hver ende av bussen, vanligvis på et terminatorkort .
Type 2 -linjer blir selektivt spredt av hvert kort til det neste sporet - hvis kortet vil beholde forespørselsbevilgningen, vil det gjøre SACK -linjen gjeldende og ikke forplikte forespørselen til det neste sporet. Hvis et spor er tomt, er det nødvendig å installere et "bevilg kontinuitetskort" i sporet for å spre de fire type 2 -signalene til det neste kortet.
Type 3 -signaler genereres av strømforsyningen og har bare en enkelt sender. De advarer enhetene på bussen når strømmen er i ferd med å mislykkes, slik at disse enhetene kan utføre en ordentlig nedleggelse og deaktivere operasjoner for å forhindre falske skriverier.
De to kontrollinjene (C0 og C1) tillot valg av fire forskjellige dataoverføringssykluser:
- DATI (Data In, a read)
- DATIP (Data In/Pause, den første delen av en Read-Modify-Write-operasjon. En DATO- eller DATOB-operasjon fullfører dette.)
- DATO (Data Out, et ordskriv)
- DATOB (Data Out/Byte, en byte skrive)
- Under en avbruddssyklus ble en femte overføringsstil automatisk påkalt for å overføre en avbruddsvektor fra avbryteranordningen til avbryterfeltprosessoren .